https://n.news.naver.com/mnews/article/018/0006305738
이데일리
KAIST 전기및전자공학부 김용훈 교수팀
반도체 트랜지스터의 성능 저하 원인과 미세화 한계 규명
실제 반도체 소자 제작 전 미세화 한계 예측
세계 첫 전산 설계 플랫폼 구축 [이데일리 안유리 기자] 삼성전자와 TSMC가 ‘2nm(나노미터·10억분의 1미터) 공정’경쟁에 나서고 있지만, 실제 반도체 칩의 핵심 소자인 트랜지스터의 크기는 아직 10nm 이상에 머무르고 있다. 트랜지스터는 실제로 어디까지 더 작아질 수 있을까? KAIST 연구진이 원자 수준의 계산을 통해 그 한계를 예측하는 기술을 개발했다.
댓글 0