https://n.news.naver.com/mnews/article/366/0001172388
조선비즈
삼성전자가 로직 반도체 미세화 한계를 넘기 위한 3차원(3D) 적층 트랜지스터 기술을 구현했다. 메모리 반도체에서 쓰인 수직 적층 개념을 로직 반도체에도 적용해 같은 면적에 더 많은 트랜지스터를 넣을 수 있는 구조를 제시한 것이다.
삼성전자는 반도체연구소 로직 TD팀(Logic TD팀)이 ‘VLSI 심포지엄’(VLSI Symposium) 2026에서 게이트 피치 42나노미터(㎚) 수준의 ‘3D 적층 전계효과 트랜지스터’(3D Stacked FET)를 세계 최초로 구현했다고 17일 밝혔다. 이번 논문은 1000편 이상 제출된 논문 가운데 최고 평가를 받아 ‘베스트 페이퍼’(Best Paper)로 선정됐다.
댓글 0